1，概述

    在现代电子应用系统中,印刷电路板越来越复杂,多层板的设计越来越普遍,大量使用各种表贴元件和BGA(BALL GRID ARRAY)封装元件,元器件的管脚数和管脚密度不数断提高,使用万用表.示波器测试芯片的传统＂探针＂方法已不能满足要求．在这种背景下，早在２０世纪８０年代，联合测试行动组（ＪＯＩＮＴ　ＴＥＳＴ　ＡＣＴＩＯＮ　ＧＲＯＡＰ，简称ＪＴＡＧ）起草了边界扫描测试(BOUNDARY-SCAN TESTING,简写BST)规范,后来在1990年被批准为IEEE标准1149.1-1990规定,简称JTAG标准.

   边界扫描测试有两大优点:一个是方便芯片的故障定位,迅速准确地测试两个芯片管脚的连接是否可靠,提高测试检验效率;另一个是,具有JTAG接口的芯片,内置一些预先定义好的功能模式,以提高系统控制的灵活性和方便系统设计.

   现在,所有复杂的IC芯片几乎都具有JTAG控制接口JTAG控制逻辑简单方便,易于实现.本文首先介绍边界扫描测试的原理,再具体分析INTEL21154芯片的JTAG控制设计步骤,给出VHDL代码和逻辑时序波形.

2，JTAG测试原理

   边界扫描测试是通过在芯片的每个I\O脚附加一个边界扫描单元(BSC,BOUNDARY SCAN CELL)以及一些附加的测试控制逻辑实现的,BSC主要是由寄存器组成的.每个I\O管脚都有一个BSC,每个BSC有两个数据通道:一个是测试数据通道,测试数据输入TDI(TEST DATA INPUT) 测试数据输出TDO(TEST DATA OUTPUT);另一个是正常数据通道,正常数据输入 NDI(NORMAL DATA INPUT) 正常数据输出NDO(NORMAL DATA OUTPUT).

   在正常工作关态,输入和输出数据可以自由通过每个BSC,正常工作数据从NDI进,从NDO出.在测试状态,可以选择数据流动的通道:对于输入的IC(*集成电路,INTEGRATED EIRCUIT)管脚,可以选择从BSC输出数据至NDO,也可以选择从BSC输出数据至TDO

图2所示是边界扫描测试应用的示意图.为了测试两个JTAG设备的连接,首先将JTAG设备1某个输出测试脚下的BSC置为高或低电平,输出至NDO.然后,让JTAG设备2的输入测试脚来捕获从管脚输入的NDI值,再通过测试数据通道将捕获到的数据输出至TDO,对比测试结果,即可快速准确的判断这两脚是否连接可靠。

3，JTAG电路结构

JTAG控制器的电路结构如图3所示。

JTAG控制器主要由三个部分组成：测试端口（TAP，ＴＥＳＴ　ＡＣＣＥＳＳ　ＰＯＲＴ）、指令寄存器（包括指令译码器）、数据寄存器。　　

（１）ＴＡＰ控控制器

这是边界扫描测试核心控制器.TAP有如下大力气５个个控制信号

　ＴＣＫ：边界扫描时钟：

　ＴＭＳ：ＪＴＡＧ测试模式选择．

　ＴＤＩ：串行边界扫描输入数据．

　ＴＤＯ：串行边界扫描输出数据。

　ＴＲＳＴ：ＪＴＡＧ测试逻辑复位，低电平有效，当ＴＲＳＴ输入为低电平时，芯片进入正常工作状态，Ｊ态参数Ｔ态参数Ａ态参数Ｇ态参数测试逻辑无效。

（２）指令寄存器

　若执行数据寄存器边界扫描测试则指令寄存器负责提供地址和控制信号去选择某个特定的数据寄存器也可以通过指令寄存器执行边界扫描测试这时，ＴＡＰ输出的ＳＥＬＥＣＴ信号选择指令寄存器的输出去驱动ＴＤＯ。

（３）数据寄存器

　ＩＥＥＥ标准１１４９．１规定，必须具有的两个数据寄存器是边界扫描寄存器（ＢＯＵＮＤＡＲＹ　ＳＣＡＮ　ＲＥＧＩＳＴＥＲ）旁通（ＢＹＰＡＳＳ）寄存器。其它的寄存器是任选的。由指令寄存器选择某个特定的数据寄存器作为边界扫描测试寄存器，当一个扫描路拚选定后，其它的路拚处于高阻态。边界扫描寄存器是由围绕IC管脚的一系列的边界扫描单元BSC组成的,正是由它来实现测试管脚信号的输入.输出;旁通寄存器只由一个扫描寄存器位组成,当选择了旁通寄存器只由一个扫描寄存器位组成,当选择了旁通寄存器,TDI和TDO之间只有一位寄存器,实际上没有执行边界扫描测试,旁通寄存器,实际上没有执行边界扫描测试,旁通寄存器的作用是为了缩短扫描路径而对不需要进行测试的IC进行旁通.